所需的位置/角度分辨率可根據工業(yè)驅動(dòng)器的應用而變化，從幾位到25位或超過(guò)25位。一些驅動(dòng)器應用甚至需要角轉動(dòng)度數。從變頻器到位置編碼器的安裝距離會(huì )有所不同，從很短的幾米（在多軸驅動(dòng)器中）到100米或100米以上。由于那種長(cháng)距離，電接口需經(jīng)過(guò)設計，以實(shí)現對電磁場(chǎng)、共模電壓、脈沖噪聲等具有高抗擾性的穩健數據傳輸。

圖1展示了幾類(lèi)適合工業(yè)應用的線(xiàn)性或角度位置反饋編碼器。

       有兩種類(lèi)型的位置編碼器：增量型位置編碼器和絕對型位置編碼器。增量型編碼器可提供關(guān)于增量位置或角度變化的信息。上電后它們不提供絕對位置，但仍然有可能在一次機械旋轉之后通過(guò)索引信號獲得。絕對型編碼器則可始終提供絕對機械位置。

       增量型編碼器可顯示三種差分信號：A信號、B信號和Z信號。A信號和B信號可為增量位置變化編碼。位置分辨率取決于增量型編碼器的線(xiàn)數。典型的線(xiàn)數范圍是每轉50至10000線(xiàn)。Z信號通常每轉會(huì )出現一次，是用來(lái)推導出絕對位置的“原點(diǎn)索引（home index）”。

        增量型編碼器接口是具有晶體管-晶體管邏輯（TTL）或高閾值邏輯（HTL）兼容的數字輸出電平的數字脈沖串或具有1Vpp或11μApp振幅的模擬正弦/余弦輸出。具有模擬輸出的編碼器通常被稱(chēng)為正弦/余弦編碼器，這類(lèi)編碼器允許的分辨率比具有TTL/HTL輸出的編碼器允許的分辨率高得多，因為您可通過(guò)使用具有所測正弦和余弦信號的反正切函數在一個(gè)線(xiàn)數內插入其位置。這種插值能使分辨率增加16位之多，可能的總分辨率是25位或更多。所選編碼器的線(xiàn)數乘以旋轉速度得出的積與輸出信號的頻率成比例。

       絕對型位置反饋編碼器可提供絕對位置（分辨率達25位或25位以上）。它們的電接口已從基于模擬與數字混合協(xié)議的串行接口演變成基于純數字協(xié)議的串行接口。串行通信的標準通常是供應商特定的，并能通過(guò)雙向數據傳輸來(lái)利用RS-485或RS-422差分信號。例如，EnDat 2.2不僅可傳輸絕對位置，而且還允許從該編碼器的內存讀出數據或將數據寫(xiě)入該編碼器的內存。通過(guò)后續電子設備（通常被稱(chēng)為EnDat2.2主站）發(fā)送到EnDat2.2編碼器的模式命令，您可選擇被傳輸數據的類(lèi)型 ?? 絕對位置、旋轉圈數、溫度、更多參數、診斷數據。

       EnDat2.2、BiSS?和HIPERFACEDSL?等基于純數字串行協(xié)議的標準能補償傳播延遲并可在線(xiàn)纜長(cháng)度達100米的范圍內支持通信。純數字協(xié)議具有恒定的時(shí)鐘頻率，該頻率不會(huì )隨旋轉速度而變化。對于大多數協(xié)議，您可選擇時(shí)鐘頻率/波特率以適應外部因素（如線(xiàn)纜長(cháng)度）。

       具有模擬與數字混合型通信接口或純數字通信接口的編碼器通常擁有供應商特定的電源電壓范圍。表1是廣泛使用的編碼器標準的概覽。

       當用接口把這些編碼器中的任何一個(gè)連接到用于閉環(huán)控制的變頻器時(shí)，該位置接口模塊均包含以下功能塊，如圖2所示：

?物理模擬或數字接口。

?符合IEC 61800-3標準的電磁兼容（EMC）。

?電源。

?位置解碼和/或數字協(xié)議主站的信號處理。

       具有RS-485或RS-422接口的增量型數字HTL/TTL編碼器和絕對型數字編碼器需要較少的硬件接口工作，而模擬正弦/余弦編碼器則需要具有雙路模數轉換器的模擬信號鏈。您需要設計物理接口，以滿(mǎn)足EMC抗擾性要求，如對靜電放電（ESD）、電快速瞬變（EFT）突發(fā)和浪涌的抗擾性要求 ?? IEC61800-3規定的相關(guān)標準如下：

?ESD：電壓為±4kV（直接接觸放電時(shí)）或±8kV（空氣放電時(shí)）。

?EFT：電壓為±2kV，頻率為5kHz，通過(guò)電容耦合鉗。

?浪涌：電壓為±1kV，源阻抗為2Ω，通過(guò)線(xiàn)纜屏蔽層進(jìn)行耦合。

       TTL/HTL編碼器需要最少的信號處理工作，只需一個(gè)方向正交脈沖計數器。增量型正弦/余弦編碼器也需要該正交計數器；此外，還需要進(jìn)行信號處理，以便為插值計算反正切?；跀底执薪涌趨f(xié)議的標準需要較多的信號處理工作，并且通常在現場(chǎng)可編程門(mén)陣列（FPGA）上實(shí)施，最近則更多地在創(chuàng )新型處理器（如Sitara AM437x，它能利用可編程實(shí)時(shí)單元子系統和工業(yè)通信子系統 (PRU-ICSS) 外設）上實(shí)施。

        前文中Martin Staebler提供了各類(lèi)電機位置編碼器及其接口的概述，下文將對雙向/串行/同步（BiSS）位置編碼器的接口進(jìn)行講解。

        BiSS是來(lái)自iC-Haus公司的開(kāi)源協(xié)議。它定義了適用于致動(dòng)器和傳感器（如旋轉編碼器或位置編碼器）的數字雙向串行接口。（更多詳情見(jiàn)www.biss-interface.com。）BiSS允許單向或雙向模式（被稱(chēng)為BiSS-C連續模式）下的串行同步數據通信。BiSS接口與串行同步接口（SSI）硬件兼容。

        BiSS協(xié)議定義了進(jìn)入數據部分訪(fǎng)問(wèn)的每一個(gè)用戶(hù)/從站，這些數據部分為：傳感器數據部分、致動(dòng)器數據部分、寄存器數據部分和（如果已規定）多周期數據部分。根據訪(fǎng)問(wèn)和傳輸性能，每個(gè)數據部分均可有不同的設置 ?? 這取決于傳感器應用。為連接到用戶(hù)/從站，“BiSS主站”協(xié)議應是預先確定的，它可發(fā)送數據到位置編碼器，也能從位置編碼器接收數據。BiSS主站是軟件，并在Sitara?處理器或現場(chǎng)可編程門(mén)陣列（FPGA）等主機處理器上實(shí)現。

       BiSS接口有兩種物理層（PHY）選項，一種是基于TIA/EIA-422標準的，另一種則是使用LVDS TIA/EIA-644標準的。典型的接口是基于TIA/EIA-422標準的。

        BiSS有兩種不同的結構選項：點(diǎn)對點(diǎn)結構和總線(xiàn)結構。在本文中，筆者將重點(diǎn)談?wù)擖c(diǎn)對點(diǎn)結構。如欲獲得更多有關(guān)總線(xiàn)結構硬件的信息，敬請參閱5V BiSS位置編碼器接口TI Designs參考設計的設計指南。

        現今的編碼器一般采用點(diǎn)對點(diǎn)結構。當把具有RS422或RS485物理層的BiSS數字編碼器連接到伺服驅動(dòng)器時(shí)，筆者建議使用以雙絞線(xiàn)作為芯線(xiàn)的屏蔽線(xiàn)纜。編碼器線(xiàn)纜通常具有六根或八根可用作信號線(xiàn)和電源線(xiàn)的芯線(xiàn)，如圖3所示。100米或超過(guò)100米的線(xiàn)纜長(cháng)度并不少見(jiàn)。

          圖3展示了一種適用于位置或旋轉編碼器的典型BiSS配置。在點(diǎn)對點(diǎn)配置中，只有一個(gè)設備（具有一個(gè)或多個(gè)傳感器）被連接到主站。

          MA時(shí)鐘頻率是可變的。推薦的MA時(shí)鐘頻率取決于線(xiàn)纜長(cháng)度，如圖4中粗略展示的。筆者使用應用手冊《BiSS接口A(yíng)N15：BiSS C主站運行詳情》中的表2生成的本圖。

        當為BiSS接口的推薦頻率進(jìn)行設計時(shí)，10MHz的MA時(shí)鐘頻率將轉化為能支持20MBaud的RS422/485收發(fā)器。這些是最低要求。使用5V BiSS位置編碼器接口TI Designs參考設計進(jìn)行的測試表明，速度更快的收發(fā)器將允許您增加線(xiàn)纜長(cháng)度，同時(shí)仍使用該協(xié)議的最高頻率，因為該收發(fā)器對線(xiàn)纜扭曲的噪聲敏感性不強。

        適用于BiSS編碼器的電源通常需要支持表2所示的參數，不過(guò)您應借助您的編碼器供應商的產(chǎn)品說(shuō)明書(shū)來(lái)確認這些數據。

        對于電源，您將需要考慮該編碼器可支持的電壓范圍以及您的線(xiàn)纜的電壓降有多大。一種選擇是使用能根據線(xiàn)纜長(cháng)度改變電壓的可編程電源。